AMD patenta un diseño de GPU chiplet bastante diferente al de Nvidia e Intel

AMD ha publicado su primera patente sobre diseños de GPU chiplet. Al estilo típico de AMD, están tratando de no mover el barco. Las GPU Chiplet están comenzando a surgir. Intel ha sido franco sobre su proceso de desarrollo y confirmó el empleo de chiplets en sus GPU discretas de primera generación. Nvidia, aunque es tímida sobre los detalles, ha publicado numerosos artículos de investigación sobre el tema. AMD fue el último que se resistió, lo que solo se suma a la intriga.

Los chiplets, como su nombre indica, son chips más pequeños y menos complejos, que están destinados a trabajar juntos en procesadores más potentes. Podría decirse que son el futuro inevitable de todos los componentes de alto rendimiento y, en algunos casos, el presente exitoso; El uso de AMD de diseños de CPU chiplet ha sido brillante.

En la nueva patente fechada el 31 de diciembre, AMD describe un diseño de chiplet creado para imitar un diseño monolítico lo más fielmente posible. Su modelo hipotético utiliza dos chiplets conectados por un intercalador inactivo de alta velocidad llamado crosslink.

Una conexión de enlace cruzado se encuentra entre la caché L2 y la caché L3 en la jerarquía de memoria. Todo lo que hay debajo, como los núcleos y la caché L1 y la caché L2, son conscientes de su separación del otro chiplet. Todo lo anterior, incluida la caché L3 y la memoria GDDR, se comparte entre los chiplets.

Este diseño es beneficioso porque es convencional. AMD afirma que las unidades informáticas pueden acceder a la caché de bajo nivel en otros chiplets casi tan rápido como pueden acceder a la caché local de bajo nivel. Si eso fuera cierto, el software no necesitará actualización.

No se puede decir lo mismo de los diseños de Intel y Nvidia. Intel tiene la intención de utilizar dos nuevas tecnologías, EMIB (puente de interconexión de múltiples matrices integrado) y Foveros. Este último es un intercalador activo que utiliza a través de vías de silicio, algo que AMD declara explícitamente que no utilizará. El diseño de Intel permite que la GPU albergue un caché accesible al sistema que alimenta una nueva estructura de memoria.

Nvidia no ha revelado todo, pero ha indicado algunas direcciones que podrían seguir. Un artículo de investigación de 2017 describe un diseño de cuatro chips y una arquitectura consciente de NUMA (acceso a memoria no uniforme) y consciente de la localidad. También experimenta con una nueva caché L1.5, que contiene exclusivamente accesos de datos remotos y se omite durante los accesos a la memoria local.

El enfoque de AMD puede parecer el menos imaginativo, pero también parece el más práctico. Y si la historia ha demostrado algo, es que la facilidad para los desarrolladores es una gran ventaja.

Según la patente, este diño de CPU+FPGA ofrece:

• Procesador incluye una o más PEU (Programmable Execution Unit / Unidades de Ejecución Programables) que pueden ser programadores para ejecutar diversos tipos de instrucciones personalizadas
• Al cargarse un programa en el procesador, también se puede cargar un archivo de bits asociado al programa para programa el PEU para ejecutar instrucciones personalizadas
• Unidad de decodificación y dispatch de la CPU mandan las instrucciones a las PEU adecuadas
• Comparte registros con el FP y el Int EUs
• Puede acelerar las cargas en Int EUs o FP
• Puede ser virtualizado cuando se usan las características de seguridad del sistema
• Cada PEU se puede programar diferente al resto de PEU del sistema
• Tienen capacidad para operar en formatos de datos diferentes a los típicos FP32/FP64. Pueden acelerar el Machine Learning sin necesidad de fabricar un chip específico.
• Se puede programar sobre la marcha
• Pueden ajustarse para maximizar el rendimiento según la carga de trabajo
• Pueden aumentar enormemente el IPC haciendo un trabajo completo en un solo ciclo

A continuación se muestran diagramas adicionales de la patente.

La figura 2 es una vista en sección transversal que desciende desde dos chiplets hasta la placa de circuito. Los dos chiplets (106-1 y 106-2) se apilan verticalmente en el enlace cruzado pasivo (118) y utilizan estructuras conductoras dedicadas para acceder a las pistas del enlace cruzado (206) y, posteriormente, comunicarse entre sí. Las estructuras conductoras no unidas al enlace cruzado (204) se conectan a la placa de circuito para la alimentación y otras señales.

La Figura 3 muestra la jerarquía de la caché. Los WGP (procesadores de grupo de trabajo) (302), que son colecciones de núcleos de sombreado, y los GFX (unidades de función fija) (304), que son procesadores dedicados para propósitos singulares, se conectan directamente a la caché L1 de un canal (306). Cada chiplet contiene múltiples bancos de caché L2 (308) que son direccionables individualmente y también coherentes dentro de un solo chiplet. Cada chiplet también contiene múltiples bancos de caché de caché L3 (310) que son coherentes en toda la GPU.

El GDF (tejido de datos gráficos) (314) conecta los bancos de caché L1 con los bancos de caché L2. El SDF (tejido de datos escalables) (316) combina los bancos de caché L2 y los conecta al enlace cruzado (118). El enlace cruzado se conecta a las SDF en todos los chiplets, así como a los bancos de caché L3 en todos los chiplets. Las líneas de memoria GDDR (escritas como Memory PHY) (312) se conectan a los bancos de caché L3.

Por ejemplo, si un WGP en un chiplet requiere datos de un banco GDDR en otro chiplet, esos datos se enviarán a un banco de caché L3, luego a través del enlace cruzado a un SDF, luego a un banco L2 y, finalmente, a través de un GDF a un banco L1.

La figura 4 es una vista de pájaro de un chiplet. Muestra con mayor precisión las ubicaciones y escalas potenciales de varios componentes. El controlador HBX (404) gestiona el enlace cruzado, al que está conectado el chiplet mediante conductores HBX PHY (406). El pequeño cuadrado en la esquina inferior izquierda (408) es una posible conexión adicional al enlace cruzado para conectar más chiplets.

para leer las patentes

https://www.freepatentsonline.com/20200409707.pdf
https://www.freepatentsonline.com/20200409859.pdf

3 respuestas a «AMD patenta un diseño de GPU chiplet bastante diferente al de Nvidia e Intel»

  1. Bueno Maykel aqui es donde debes explicar tu parecer sobre el chicle de AMD.

    Por que con unos diagrámas tan escuétos hasto yo puedo diseñar y patentar un chiplet de esos y romperle la cabeza a estas compañias.

    1. estos diagramas son parte de a patente que es mas larga
      quizas no recuerdes, pero el años pasado , hace unos mese, AMD compro a Xilinx, el mayor fabricante mundial de FPGAs. bueno , mas bien fue una union.
      ya Intel hace unos años lo hizo con Altera, el segundo o tercero. y como lees tien un Xeon con FPGA integrado auqnue de manera distinta a como AMD lo propone, que es mas como un CPU con unidades de computo reconfigurables. por eso te pregunto, si entiendes de que va la idea que plantean. esto es algo que hace timepo se quiere hacer. cualquier cosa puedo explicar si en el articulo algo queda al aire

      por ejemplo, si recuerdas la patente de su implemntacion de harwdare dedicado a RT, asi tal como la publico, lo hizo, y en el primer intento igualo en RT hibrido (lo que dijeron enfocarian incialmente) a lo mejor del primera generacion de NVIDIA

      y si miras las patentes, de todas las compañias, todas, los diagramas son asi de escuetos
      si quuires ver la patente esta entera
      https://www.freepatentsonline.com/20200409707.pdf
      https://www.freepatentsonline.com/20200409859.pdf

      si quieres ver alguna de este tema de nvidia o intel puedes buscarlas, veras los diagramas del mismo tipo

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *